PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-041844

(43)Date of publication of application: 05.03.1985

(51)Int.CI.

H04L 13/00

H04L 5/16

(21)Application number: 58-

(71)Applicant : TOSHIBA ENG CO

149979

LTD

(22) Date of filing:


17.08.1983 (72) Inventor: TAKAHASHI

YOSHIKAZU

(54) TRANSMISSION LINE ACQUISITION CONTROL SYSTEM

(57) Abstract:

PURPOSE: To realize a semi-duplex transmssion system with a few number of lines by transmitting and receiving a transmission line acquisition request signal and a transmission line acquisition permitting signal through two signal lines. CONSTITUTION: In transmitting a signal from a CPU1 to a CPU2, a data linkage adaptor CLA3 transmits the transmission line acquisition request signal X to an opposite side adaptor CLA'3' through a signal line 41. The CLA'3' transmits the transmission line acquisition permitting signal Y through a signal line 42 on the



condition that a reception request is generated. When a signal Y is not obtained within a prescribed time after the transmission of the signal X. the CLA3 generates an error signal. When the CLA3 receives the signal X from the CLA'3' during the generation of the signal X, the CLA3 transmits the signal Y to the CLA'3' on the condition that the reception request is generated. This is applied to the transmission line acquisition control to transmit signal from the CPU2 to the CPU1.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application] [Patent number] [Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

⑩特許出額公開

⑩ 公 開 特 許 公 報 (A)

昭60-41844

@Int_Cl.1

識別記号

庁内整理番号

砂公開 昭和60年(1985)3月5日

H 04 L 13/00

C - 7240-5K 7240-5K

審査請求 未請求 発明の数 1 (全7頁)

49発明の名称

伝送路取得制御方式

②特 願 昭58-149979

20出 願 昭58(1983)8月17日

⑩発 明 者 高 橋

良 和

東京都港区西新橋1丁目18番17号 東芝エンジニアリング

株式会社内

⑪出 願 人

東芝エンジニアリング

東京都港区西新橋1丁目18番17号

株式会社

砂代 理 人

弁理士 鈴江 武彦

外2名

明 却 幸

1. 発明の名称

伝送路取 得 制 御 方 式

2. 特許請求の範囲

- (a) 前記装備の指令により発生する送信要求信号を悲に、伝送路収得要求信号を削記一方の信号線へ送出する機能
- (b) 相手側裝置より前記伝送路取得要求信号を受信した場合、自側の装置の指令により受信要求信号が発生していることを条件に、 伝送路

取得許可信号を前記他方の信号線へ送出する機能

- (c) 前記伝送路取得要求倡号を送出してから これに対する伝送路取得許可信号を受信するま での時間が所定時間内にあるか否かを監視し、 所定時間内であれば伝送路取得を行ない、所定 時間外であるときはエラー判別する機能
- (d) 自側の装置による伝送路取得要求信号の発生時に相手側装置より伝送路取得要求信号を受信した場合、自側の装置の指令により受信要求信号が発生していることを条件に、伝送路取得許可信号を前記他方の信号線へ送出する機能3.発明の詳細な説明

(発明の技術分野)

本発明は半二重伝送方式において、特に伝送路の取得制御を行なう場合の伝送路取得要求信号と伝送路取得許可信号の送受信を2本の信号線で行ない得るようにした伝送路取得制御方式に関する。

〔 発明の技術的背景 〕

特開昭60-41844(2)

従来から、データの伝送方式としては種々の ものがあるが、その一つとして半二重伝送方式 が採用されている。との半二重伝送方式は、デ ータを回線上のどちらの方向にも伝送すること が可能であるが、両方向同時には伝送すること ができない方式である。そして、との半二重伝 送方式においてデーダの伝送を行なう場合には、 アータ伝送を両方向同時に行なえることから、 データ伝送のための伝送路を確保(以下、伝送 路取得と称する)することが必要である。この ため、従来では伝送路取得の方法として、まず データを送信する側の装置からこれを受信する 側の装置に対して伝送路取得要求信号を送信し、 つぎに当該要求信号に対する受信側からの伝送路取得許 可信号の送信をまって伝送路取得を行なうよう にしている。

〔背景技術の問題点〕

然乍ら、上述したような伝送路取得方法においては、伝送路取得要求信号および伝送路取得 許可信号を双方の装置が夫々相手側へ送信でき るように、この伝送路取得のための信号額を 4本設ける必要があることから、ケーブルコストおよびその敷設工事費が高くなり程度的に不利となる。また、信号伝送のための信号額数が多いと、それだけそれに伴なり故障等の先生頻度も高く信頼性の低下に燃がることになる。

(発明の目的)

本発明は上記のような問題を解失するために成されたもので、その目的は伝送路取得のための信号を伝送する信号級数を少なくして経済性および信頼性の向上を図ることが可能な伝送路取得制御方式を提供することにある。

[発明の概要]

上記目的を達成するために本発明では、第1 の装置と第2の装置との間で、データを伝送路を介して半二重伝送方式により伝送する公ステムにおいて、前記データを伝送する伝送路を取得するにあたり、前記第1・第2の各装置師を 第1および第2のデータ・リンケイン・アダプタを介して2本の双方向性の信号線からなるデ

ータ・リンケイシ伝送路で接続し、前配第1。 第2のデータ・リンケイシ・アグプタに以下の (a) ~ (d) の 機能を持たせたことを特徴とする。

- (a) 前記装置の指令により発生する送信要求信号を基に、伝送路取得要求信号を前記一方の信号線へ送出する機能
- (b) 相手側裝置より前記伝送路取得要求信号を受信した場合、自側の装置の指令により受信要求信号が発生していることを条件に、伝送路取得許可信号を前記他方の信号線へ送出する機能
- (c) 前記伝送路取得要求信号を送出してから これに対する伝送路取得許可信号を受信するま での時間が所定時間内にあるか否かを監視し、 所定時間内であれば伝送路取得を行ない、所定 時間外であるときはエラー判別する機能
- (d) 自個の整催による伝送路取得要求信号の 発生時に相手側装備より伝送路取得要求信号を 受信した場合、自側の装備の指令により受信要 求信号が発生していることを条件に、伝送路取

得許可信号を前記他方の信号線へ送出する機能 【発明の実施例】

次に、第2図は上記 CLA 3・3′の構成例を ブロック的に示したものであり、各 CLA 3・3′の 構成は全く同様であるので、ここでは一方の CLA 3 のみについて図示説明する。図において、

特開昭60~ 41844 (3)

回路、3 3は伝送路取得制御回路、3 4は時間 監視回路、3 5はデータ・リンケイン・伝送路

31は CPU パスインタフェース。32は主制御

からこれに対する相手側からの伝送路取得許可

信号を受償するまでの時間Tを監視し、タイム

オーバーのときその旨の信号を上記主御御回路

3 2へ出力する機能を有している。データ・リ

ンケイツ伝送路インタフェース35は、上記伝

送路取得要求、許可信号をデータ・リンケイジ

伝送路(を介して相手側との間で送受するもの

である。

第3四は、上記伝送路取得制御回路33およ びデータ・リンケイツ伝送路インタフェース 8 5 の詳細な構成を示したものである。図にお いて、331は上記主制御回路32からの送信 要求信号Aと後述するナンド回路からの出力僧 号を入力とするアンド回路である。 3 3 2 は伝 送路取得要求検出用のフリップフロップで、上 紀アンド回路 3 3 1 の出力信号をプリセット端 子入力とし、上記主制御回路32からの送信終 了偶号Cまたは受信終了信号Dの少なくとも一 方をクリア端子入力とする。333はフリップ フロップで、ノット回路ココイを介して得られ る上記送信要求信号 A をデータ端子入力とし、 ディレイライン335の遅れ DLi を介して得ら れる上記フリップフロップ332のQ出力信号。 をクロック端子入力とする。336はフリップ フロップで、ノット回路381を介して得られ る上記ナンド回路の出力信号をデータ機子入力 とし、上記ディレイライン335の遅れDLIを

介して得られるフリップフロップ 3 3 2 の Q 出力信号をクロック端子入力とする。 3 3 8 は上記フリップフロップ 3 3 5 の Q 出力信号とフリップフロップ 3 3 6 の A Q 出力信号とフリップフロップ 3 3 6 の A Q 出力信号とスカとする。入力とするアンド回路である。

一方、3311は伝送路取得要求検出フリップで、上記アンド回路338の出力信号をデータ端子入力とし、1~ト回路334の出力信号をクリア端子入力とし、上記ディレイライン335の遅れDL2(DL2)DL1)を介して得られるフリップフロップ332のQ出力信号をクロック端子入力とし、そのQ出力信号を伝送路取得要求信号として、上記時間監視回路34へ入力するよりにしている。3313は受信可フリップ

フロップで、後述するナンド国路の出力信号を プリセット 端子入力とし、上記アンド回路 339 の出力信号をデータ端子入力とし、上記ディレ イライン335の遅れ DL2 を介して得られるフ リップフロップ832の出力信号をクロック端 子入力、後述するノット回路の出力信号をクリ ア端子入力とし、その日出力信号を伝送路取得 許可信号として、ノット回路 3314 を介して上 記データ・リンケイン伝送路(の他方の信号線 42へ出力する。3315はエラーフリップフロッ プで、上記アンド回路3310の出力信号をデー タ端子入力とし、上記ディレイライン335の 避れ DL2 を介して得られるフリップフロップ 3 3 2 の出力個母をクロック端子入力とし、上 配主制御回路 3 2 からのエラー・クリア信号 E をクリア端子入力とし、そのQ出力信号をエラ 一個号 ERR として主制御回路32へ出力する。 3316 はこのフリャブフロップ 3315 のQ出力 信号と主制御回路 3 2 からの受信要求信号 B を 入力とするナンド回路で、その出力個号を上記

特開昭G0- 41844 (4)

次に、かかる構成の動作について第4図〜第7図を用いて説明する。まず、いま CPL 1からの指令により主制御回路 3 2 より送信要求信号 A が発生すると、伝送路取得制御回路 3 3 0 7 リップフロップ 3 2 が動作し、ディレイライン 3 3 5 の遅れ D L 1 にて前段のフリップフロップ 3 3 7 を動作させ、次

の遅れ DL2 にて伝送路取付要求フリップフロップ オ311 が動作し、伝送路取得要求信号をデータ・リンケイ 少伝送路 4 の一万の信号級 4 1へ送出する。との伝送路取得要求信号に対して、相手側の CPU 1'の CLA 3'から伝送路取得許可信号がデータ・リンケイシ伝送路 4 の他方の信号級 4 2 を介して送られて来ると、 CPU 1 倒での伝送路取得が完了する(第 4 図参照)。

一方、上記とは逆に相手側の CPU 1'のCLA 3' より信号線・1を介して伝送路取得要求信号が 来た場合は、CPU 1 の指令により玉制御回路 3 2 から受信要求信号 B が出ていると、フリップフロップ3 3 2 ・ディレイライン 3 3 5 を経 由して受信可フリップフロップ 3 3 1 3 が動作し、 相手側の CPU 1'の CLA 3'に信号線・2 を介し て伝送路取得許可信号を送出する(郷 5 図参照)。

また、自側の CPU 1の CLA 3 と相手側の CPU の CLA 3'の伝送路取得要求が同時に発生した場合には、エラーフリップフロップ 3 3 1 5 が動作してその旨の信号が主制御回路 3 2 へ出力され

る。またこの時、受信要求信号Bが来ていれば、 ナンド回路 2316 を介して受信可フリップフロップ 3313 を動作させ、信号線 42 を介して伝 送路取得許可信号を送出する(第6 図参照)。

さらに、上記において伝送路取得要求フリップフロップ 3 3 1 1 が動作した場合は、その出力信号を時間監視回路 3 4 へ出力して伝送路取得許可信号が返って来るまでの時間監視を行ない、所定時間 T が経過するとタイムアウトのエラーとして、その旨の信号を主制御回路 3 2 へ出力する(第7 図参照)。

 の発生頻度も少なくなり、 システムとしての信 類性の向上を図ることができる。

(発明の効果)

以上説明したように本発明によれば、伝送路取得要求信号および伝送路取得許可信号の送受を2本の双方向性の信号線で行ない得るようにしたので、伝送路取得のための信号を伝送する信号線数を少なくして経済性および信頼性の向上を図ることが町能な伝送路取得制御方式が提供できる。

4. 図面の簡単な説明

第1図は本発明の一実施例を示す構成図、第2図は第1図における CLA の構成を示すプロック図、第3図は第2図における伝送路取得制御回路の構成を示すロジック図、第4図~第7図は本発明の作用を説明するためのタイムチャート図である。


1.1' … CPU 、 2 , 2' … バス、 3 , 3' … CLA、 4 … データ・リンケイ ジ伝送路、 4 1 , 4 2 … 信号線、 3 1 … CPU パスインタフェース、

·特別昭60- 41844 (5)


3 2 … 伝送路取得制御回路、 3 4 … 時間監視回路、 3 5 … データ・リンケイン伝送路インタフェース、 3 3 1 ・ 3 3 8 ・ 8 3 9 ・ 3 3 1 0 … アンド回路、 3 3 2 ・ 3 3 3 ・ 3 3 6 ・ 3 3 1 1 ・ 3 3 1 3 ・ 3 3 1 5 … フリップフロップ、 8 3 4・ 8 3 7 ・ 8 3 1 2 ・ 3 3 1 4 ・ 3 3 1 8 ・ 3 3 1 9 … / ット回路、 3 3 5 … ディレイライン、 3 3 1 5 ・ 3 3 1 7 … ナンド回路。

山蘇人代理人 弁理士 鈴 江 武 彦


第1回




第 2 図




第 3 図



第 4 図



第 5 図



- 時間昭60- 41844(フ)

